AWG4000系列应用文档- 脉冲模式发生器

介绍

      本应用文档描述了如何使用Active Technologies 公司AWG4010脉冲模式发生器进行逻辑门参数测试。脉冲模式发生器功能允许您生成用于测试和表征标准逻辑门以及所有通用数字系统的信号。AWG4010系列脉冲模式发生器通过其将脉冲和边沿成形与复制多电平编程模式的功能，简化了多电平脉冲的生成。考虑到在50Ω负载下的振幅为12 Vpp（在开路时为24 Vpp），加上对50Ω的模拟偏移±6 V（在开路时为±12 V）和最大符号速率为300Mb/s，该仪器也可用作替代已停产产品，例如Agilent  81110A系列。

逻辑门参数测试设置的主要特点：

- 高达4个逻辑电平

- 对于每个通道，可以定义高达4个独立的电压电平，以模拟除了逻辑“0”和“1”之外的状态，例如三态缓冲器或在总线未被驱动时的弱“0”信号。         

边沿定义：

用户可以任意定义每个电平之间的过渡形状。您可以使用此功能将边沿形状定义为RC瞬态或添加正超调。16位DAC分辨率和318 MHz模拟带宽为您提供出色的信号保真度。

幅度：

AWG4010系列串行数据模式发生器的幅度可达到50Ω负载下的12 Vpp（在开路时为24 Vpp）；此外，还提供了可编程的硬件偏移（称为基线偏移），允许将电压窗口移位为在50Ω负载下的±6 V（在开路时为±12 V）。

通过使用基线偏移，仪器可以在50Ω负载下生成0 - 12 V的信号（在开路时为0 - 24 V）。

多仪器同步，最多32个通道

每个单元有8个独立的模拟通道，可以同步最多4个单元，构建一个32通道系统。

精细时间分辨率   

借助先进的信号处理，通道之间的偏移可以以大约1ps的分辨率进行控制。

生成模式

•    连续：生成在用户按下启动按钮时开始，当用户按下停止按钮时结束。

•    突发：仪器等待触发，然后模式生成所选次数。突发结束后，仪器等待新的触发。

•    调制：仪器对生成的模式应用AM、FM、PM、FSK或PSK调制。

•    可选择的标头

内存深度标准模式长度达到2M，但可以选择总模式的初始部分，该部分在生成一次，而其余模式重复多次。

直观用户界面

用户界面允许您使用触摸屏和物理键盘轻松编程仪器。如果需要将仪器集成到自动测试台中，AWG4010系列数据模式发生器可以通过SCPI命令由外部控制器控制。  

标准逻辑门

标准逻辑门是构成所有数字电路的基本逻辑模块。

尽管如今数字应用的开发是通过可编程集成电路（IC），如微控制器单元（MCU）或可编程门阵列（PGA）实现的，但当设计师需要一种在可编程IC中无法直接实现的功能，或者应用程序不足够复杂以在电路板上包含可编程IC时，离散的门仍然会发现应用。   

在某些情况下，需要添加外部逻辑门以达到可编程设备无法支持的比特率，或者插入电平转换器以允许具有不同电压标准的IC之间的通信，或者插入多路复用器以增加MCU的引脚数量。

存在许多类型的器件，来自不同的逻辑家族（如TTL、CMOS、BiCMOS等），具有相同的逻辑功能。

为了对它们进行特性表征和测试，从最简单的单一门（非、与非、或非等）到更复杂的多通道锁存器和计数器等，需要生成具有特定特性的信号，如边沿成形、超调、幅度等。

事实上，需要记住数字信号并非理想的，因为我们处于现实世界，它们需要一些时间来切换，并且可能受到超调的影响，因此正确的测试信号是一种模拟信号，允许测试特定的功能。

对于所有这些应用，AWG4010系列串行数据模式发生器是完美的解决方案，因为您可以将数字模式与模拟特性（如边沿成形、幅度、噪声、模拟前端的调制）相结合。

在接下来的部分中，我们将说明如何使用串行数据模式发生器生成数字测试所需的信号，作为示例，我们报告一个典型的应用。

异步逻辑门传播延迟的测量

对于此应用，我们将考虑一个3输入与门，但这个主题对于每个逻辑网络都是有效的。众所周知，与门的3个输入在逻辑上是等效的，但是模拟特性，比如传播延迟，取决于内部架构。   

使用AWG4010系列串行数据模式发生器，您可以在测试门的每个输入上定义信号的模拟特性，独立设置通道之间的电压水平和边沿成形。

在下面的图片中，您可以看到进行此测试的连接方式：

•    模式发生器的通道1、2、3连接到与门的输入。

•    通道4连接到示波器作为参考。

•    与门的输出连接到示波器。

为简化起见，电源、地线和其他确保与门正常运行所需的组件未列出。

现在让我们看看如何使用软件界面配置模式发生器。

1. 从“Carrier Data”选项卡中，将电平数设置为2，定义比特率，并选择“Pattern Mode”为“Custom”。         
 

2. 在“Transition Data”选项卡中，定义边沿的形状；在这种情况下，我们将其设置为线性，定义上升/下降时间约为4ns。通过设置每个过渡的电压电平来定义电平。         

2. 模式的定义：

   Ch 1: 01111111

   Ch 2: 01111111

   Ch 3: 00011110

   Ch 4: 00011110

   Ch 5 – 8: 未使用   

   由于我们想评估输入3的传播延迟，输入1和2在同一时间转为高电平，并在它们稳定后，输入3执行上升沿，保持高电平4个符号，然后执行下降沿。通道4的行为与通道3相同，并且作为示波器的参考。

3. 按下运行按钮并观察结果。

在上面的示波器截图中，我们可以观察逻辑门输出与SPG通道4之间的延迟。

注意：为了补偿电缆的延迟，您可以调整通道4的初始延迟。

此设置对于表征输入3的输入到输出传播延迟非常有用，但通过更改模式，您还可以观察其他输入的行为。

异步逻辑门中同时切换的效果

在使用异步逻辑时，研究逻辑门在两个或更多输入同时切换时的行为可能很有趣。因此，从之前的设置开始，我们希望测试如果输入1变为高电平，而输入2变为低电平会发生什么。

现在我们加载以下模式：   

   Ch 1: 11000011

   Ch 2: 00111100

   Ch 3: 11111111

   Ch 4 – 8: 未使用

逻辑上，输出应始终为‘0’，但取决于输入信号的边沿和被测试逻辑门的内部架构，可能会在输出上看到一个尖峰。在下面的图片中，您可以看到，尽管输出应始终为0，但在输入切换时存在2个尖峰。

 总结一下，下面我们报告了示波器截图，通过改变上升/下降时间和通道之间的偏移，得到了其他测试的结果。

•    通道1 – 2的偏移：2ns

   上升/下降时间：4ns

 如您在上面的图片中所见，通过在输出上添加偏移，当输入1切换到高电平时出现一个尖峰。

•    通道1 – 2的偏移：0

•    Ch 1上升时间：7ns

•    Ch 1下降时间：4ns

•    Ch 2上升时间：7ns

•    Ch 2下降时间：4ns

如您在上面的图片中所见，使用这些设置没有任何尖峰。

结论

AWG4010系列数据模式发生器为您提供了一套工具，以解决数字设备特性的最复杂应用。多输出、高电压窗口、自定义和调制模式生成是独特的功能，可以帮助设计师放心地测试其被测试设备；易于使用的用户界面使您能够简化和加速设置最复杂系统的过程。